BEST AVAILABLE COPY

JP63-266486

Japanese Unexamined Patent Application Publication No. 63-266486

In a display controller, timings of internal operations, such as access timing to a frame buffer memory, horizontal and vertical synchronization timings to a CRT display, and display and drawing timings, are strictly specified. Therefore, when a slave display controller is randomly instructed to start a synchronizing operation by a synchronization control signal output from a master display controller, the slave display controller must adjust various timings required for the internal operation and thus cannot immediately start required display control and so on. That is, when the slave display controller is instructed to start a synchronizing operation by a synchronization control signal, the slave display controller must change the phase of a memory cycle inside the slave display controller , according to the instruction timing of starting the synchronizing operation and initialize various internal functional blocks, so that a specific synchronization delay is inevitably caused. Due to the synchronization delay, at least the timing of outputting a display address between the master and slave display controllers does not match.

In a system including a plurality of display controllers which share a CRT display, when display data

THIS PAGE BLANK (USPTO)

JP63-266486

:5397-0893

read from a frame buffer memory managed by the master display controller is to be synthesized with display data read from a frame buffer memory managed by the slave display controller so as to display the synthesized data, the effect of mismatch of the timing of outputting a display address, caused by the synchronization delay, must be eliminated in some way, in order to realize normally synchronized display by the plurality of display controllers. For this reason, in the known art, in order to compensate the synchronization delay, a delay circuit which delays horizontal and vertical synchronizing signals to be supplied from the master display controller to the CRT display according to the synchronization delay, and a delay circuit which delays image display data supplied from the frame buffer memory to a synthesizing circuit based on the access control by the master display controller according to the synchronization delay, are specially provided.

However, since the synchronization delay corresponds to a relatively long time period equivalent to a plurality of memory cycles, it is cumbersome to individually provide such delay circuits as external circuits. Further, a plurality of delay circuit elements are required, which disadvantageously causes an increase in the scale of delay circuitry.

THIS PAGE BLANK (USP10)

JP63-266486

Furthermore, when the present invention is applied to a display system, the display is not limited to a CRT display but a liquid crystal display may be alternatively used.

When the liquid crystal display is used, the synchronization control technique of the present invention can be applied to a liquid crystal driving circuit.

THIS PAGE BLANK (USF.)

⑩ 日本国特許庁(JP)

⑪特許出願公開

⑫公開特許公報(A)

昭63-266486

@Int_Cl.4

識別記号

庁内整理番号

每公開 昭和63年(1988)11月2日

G 09 G 1/00 G 06 F 3/153 G-6974-5C 7341-5B

審査請求 未請求 発明の数 1 (全13頁)

②特 願 昭62-101312

②出 願 昭62(1987)4月24日

⑫発 明 者 山 崎

秀樹

茨城県日立市幸町3丁目1番1号 株式会社日立製作所日

立工場内

砂発 明 者 武 田

東京都小平市上水本町1450番地 株式会社日立製作所武蔵

工場内

②発明者 横田

善 和

博

東京都小平市上水本町1450番地 株式会社日立製作所武蔵

工場内

⑪出 願 人 株式会社日立製作所

②代 理 人 弁理士 玉村 静世

東京都千代田区神田駿河台4丁目6番地

明 銀 老

- 1.発明の名称 周期制御装置
- 2. 特許請求の範囲
 - 1. 所望の外部装置を内部装置の動作に追従動作させるための同期制御信号を出力する同期制御 装置であって、その同期制御信号によって外部装置固有の周期動作遅れに呼応して、前記内部装置の動作タイミングをもって先に、その周期 御信号による追従動作指示を外部 装配に与れるようにされて成ることを特徴とする同期制御 禁辱
 - 2. 上記内部装置はラスタ走査型ディスプレイに の一致出力に基づ 対して走査同期信号を供給しながら表示制御を ミングよりもスレ サポート可能な表示制御装置を含み、その表示 助作遅れサイクル 制御装置がマスタ表示制御装置とされるとき、 追従助作指示レベ 同期制御信号は、スレーブ表示制御装置として によって形成され の外部装置に対し、前記マスタ表示制御装置に る特許請求の範囲 よる表示制御に周期した表示制御のタイミング 3. 発明の詳細な説明

を与えるものであることを特徴とする特許請求 の範囲第1項記載の同期制御装置。

3. 上記同期制御信号は、マスタ表示制御装置で 所定の関係をもって形成される走査同期信号と しての水平周期信号及び垂直周期信号に対して 所定のタイミングをもってレベル制御されるも のであり、スレーブ表示制御装置固有の同期動 作遅れに呼応するサイクル数をラスタ走査型デ ィスプレイの水平走査周期サイクル数から減じ てその結果を格納するレジスタと、水平走査サ イクル数を順次計数する計数手段と、その計数 手段による計数値と前記レジスタの格納データ との一致を検出する検出手段と、その検出手段 の一致出力に基づいて垂直走査周期の開始タイ ミングよりもスレープ表示制御装置固有の同期 動作遅れサイクル数分だけ先に同期制御信号を 追從動作指示レベルに制御する信号出力手段と によって形成されるものであることを特徴とす る特許請求の範囲第2項記載の周期制御装置。

特開昭G3-26648G(2)

(産業上の利用分野)

本発明は、マスタ・スレーブの関係を有する装置相互間又は同等の関係を持ってデータのやりとりを行う装配相互間における同期制御技術に関し、例えば、CRT(カソード・レイ・チューブ)ディスプレイなどのラスタ走査型ディスプレイを制御する複数の表示制御装証をマスタ・スレーブの関係をもって同期動作させる表示システムなどに適用して有効な技術に関するものである。

〔從來技術〕

メモリに対するアクセスタイミング、CRTディ スプレイに対する水平及び垂直同期タイミング、 表示及び描画タイミングなどその内部動作のタイ ミングが厳格に規定されている。そのため、マス タ表示制御装置から出力される同期制御信号によ ってスレーブ表示制御装置に同期動作の開始がラ ンダムに指示されても、当該スレーブ表示制御装 麗は、その内部動作に必要な各種タイミングを整 えなければならず、即座に必要な表示制御などを 開始することができない。即ち、スレーブ表示制 御装駆は、同期制御信号によって同期動作の開始 が指示されると、当該装置内部のメモリサイクル の位相を同期動作の開始指示タイミングに応じて 変更したり、内部の各種機能プロックをイニシャ ライズするための間有の同期遅れを免れ得ない。 このため、少なくとも、マスタ表示制御装置とス レーブ表示制御装置との間における表示アドレス の出力タイミングは、前記同期遅れに呼応してず れることになる。

CRTディスプレイを共有する複数の表示制御

ることができる。その場合に、マスタとされる表示制御装置と同期動作されるべきスレーブ表示側 御装置には、同期動作のための同期例毎信号がマ スタ表示制御装置から供給されることになる。

例えば、昭和59年6月株式会社日立製作所発行の「ACRTC(アドバンスト・カソード・レイ・チューブ・コントローラ)ユーザーズタタンフルは、前間側側に関係を関係を受ける。例えば、クランスを受ける。例えば、クランスを受ける。例えば、クランスを受ける。では、一次を受ける。では、カランスを受けるのでは、カランスを受ける。では、カランスを受ける。では、カランスを受ける。では、カランスを受ける。では、カランスを受ける。では、カランスを受ける。

前記间期制御信号が供給されるスレープ表示制 御装置は、当該同期制御信号が同期動作を指示レ ペルにされるのを待って所定の内部動作を随始す

【発明が解決しようとする問題点】

ところで、設示制御装置は、フレームパッファ

装置が含まれるシステムにおいて、マスタ表示制 御装置が管理するフレームパッファメモリから読 み出される表示データと、スレーブ表示制御装置 が管理するフレームパッファメモリから読み出さ れる表示データとを合成して表示するような場合 に、前記同期遅れに伴って生ずるような表示アド レスの出力タイミングのずれの影響を何等かの手 段によって解消しない限り複数の表示制御装置に よる同期表示を正常な状態で行うことはできない。 そこで従来は、斯る同期遅れを遅延補償するため に、マスタ表示制御装置からCRTディスプレイ に供給すべき水平及び垂直同期信号を同期遅れ分 だけ遅延させる遅延回路や、マスタ表示制御装置 のアクセス制御に基づいてフレームバッファメモ リから合成回路に供給される画像表示データを斯 る同期遅れ分だけ遅延させる遅延回路が特別に設 けられている。

特開昭63-266486(3)

設けること自体手間である上に、遅延用の回路素子が複数個必要になって当該遅延のための回路規 模が大型化するという問題点があった。

本発明の目的は、固有の同期遅延を持つ外部装置を簡単且つ確実に内部装置に同期動作させることができる同期制御装置を提供することにある。

本発明の前記ならびにそのほかの目的と新規な 特徴は、本明細書の記述及び添付図面から明らか になるであろう。

[問題点を解決するための手段]

本願において開示される発明のうち代表的なも のの概要を簡単に説明すれば下記の通りである。

すなわち、所望の外部装置を内部装置の動作に 追従動作させるための同期制御信号を出力する同 期制御装置であって、その同期制御信号によって 追従動作が指示される外部装置固有の同期動作遅 れに呼応して、内部装置の動作タイミングに対し 所定のタイミングをもって先に、その何期制御信 号による追従動作指示を外部装置に与えるように されて成るものである。

を管理する。

上記各表示制御裝置MDSPC, SDSPCは、 **基本的にマイクロプロセッサMPUから転送され** るコマンドを解釈し、フレームパッファメモリド BM上に図形や文字などを作成する描画制御機能 と、フレームバッファメモリの格納データをCR TディスプレイDCRTに表示するための表示制 御機能、及び、画像非表示期間にフレームバッフ ァメモリFBMをリフレッシュするリフレッシュ 制御機能をサポートする。第3回には専ら値像表 示のためのシステム構成が示されているが、各数 示制御装履MDSPC, SDSPCから出力され る表示アドレス信号DADRはフレームバッファ メモリFBMに供給され、それによってアドレシ ングされて読み出される画像データはビデオ信号 VSIGとして合成回路MIスに供給され、そこ でディジタル的に又はアナログ的に合成された合 成ビデオ信号CVSIGがCRTディスプレイD CRTに供給される。CRTディスプレイDCR Tに対する水平及び垂直走査同期制御は、マスタ

〔作 用〕

上記した手段によれば、固有の向期遅延を持つ外部装配に、その同期遅延に応じた先のタイミングをもって追従動作指示が与えられることにより、当該外部装置を簡単且つ確実に内部装置に同期動作させることを達成するものである。

(实施例)

第1回は本発明に係る同期制御装置の1実施例であるマスタ表示制御装置の1部を示すブロック図、第2回はマスタ表示制御装置と同期別作されるスレーブ表示制御装置を示すブロック図、第3回はマスタ表示制御装置及びスレーブ表示制御装置を含む表示システムの構成ブロック図である。

類3回に示される表示システムには、1つのマスタ表示制御装置MDSPCと被数個のスレーブ表示制御装置MDSPCとが含まれていて、各表示制御装置MDSPC。SDSPCは、特に制限されないが、失々個別的にDRAM(ダイナミック・ランダム・アクセス・メモリ)から成るようなフレームバッファメモリFBMのアドレス空間

表示制御装置MDSPCから出力される水平间期信号HSPNC及び垂直同期信号VSPNCに基づいて実行される。尚、第3回には示されていないが、スレーブ表示制御装置SDSPCもその内部動作に呼応するタイミングに従って水平及び垂直回期信号を出力しているが、それらは当該表示システムでは外部において利用されない。

CRTディスプレイDCRTに対する画像表示に際して、各スレーブ表示制御技図SDSPCはマスタ表示制御装図MDSPCに対する同期助作の指示はマスタ表示制御装図MDSPCに対する同期的出力される。この同期制御信号FXVSYNCによので形成される。この同期制御信号FXVSYNCとは異なるタイミングで形成されてBDSPCに同期動作の開始が指示されてスタ表示制御装図SDSPCにおいて、回数図SDSPC内部のメモリサイクにおいて、回数図SDSPC内部のメモリサイクに

特開昭63-266486 (4)

ルの位相を同期動作の開始指示タイミングに応じて変更したり、内部の各種機能プロックをイニシャライズするという内部同期動作に必要な各種タイミングを整えるための同数観SDSPC固有の内部同期遅れに呼応する時間だけ先に同期動作の開始を指示するようなタイミングで出力される。

次に、前記同期制御信号EXVSYNCによっ

設定され、レジスタREG2には水平周期信号パ ルス幅サイクル数HSWが設定され、レジスタR EG3には1フレームを構成する垂直走査ラスタ 数VCが設定され、また、レジスタREG4には 垂直同期信号ネゲートラスタ数VSP(垂直走査 周期-垂直周期信号パルス幅)が設定される。尚、 上記サイクル数は、特に制限されないが、システ ムクロック信号CLKを分尾形成してメモリサイ クルや内部ステートを規定する信号のサイクル (メモリサイクルに等しい) を基準とするもので ある。また、水平同期倡号HSYNCに対する水 平走査周期サイクル数HC及び水平同期信号パル ス幅サイクル数HSWの関係と、垂直同期信号V SYNCに対する垂直走査ラスタ数VC及び垂直 同期信号ネゲートラスタ数VSPの関係は第4回 に概念的に示されている。

レジスタREG6は、前記スレーブ表示制御装置SDSPC固有の内部同期遅れに呼応する内部遅れサイクル数(メモリサイクル数を基準とする)nが設定されるレジスタである。内部遅れサイク

てスレーブ表示制御装置SDSPCの動作をマスタ表示制御装置MDSPCに同期化する構成を更に詳細に説明する。

第1回のマスタ表示制御装置MDSPCには、マイクロプロセッサMPUによって直接データ設定される4個のレジスタREG1乃至REG4が代表的に示されている。レジスタREG1には1ラスタを構成する水平走査周期サイクル数HCが

マスタ表示制御装置MDSPCには、前記水平問期信号HSYNC、垂直同期信号VSYNC、 及び同期制御信号EXVSYNCを形成するタイミング演算のために、2個のカウンタHCOUN T及びVCOUNTが設けられている。カウンタVCOUNTは、1フレームに含まれる垂直方向ラスタ数を走査に応じて類次計数するカウンタであり、HCOUNTは水平走査方向サイクル数をメモリサイクルに従って類次計数するカウンタで

特開昭63-266486(5)

ある.

前記カウンタHCOUNTの出力は、コンパレ ータHCOMP1によってレジスタREG1の出 カデータ(水平走査周期サイクル数HC)との一 致が検出されると共に、コンパレータHCOMP 2 によってレジスタREG5の出力データ (HC - n)との一数が検出され、更に、コンパレータ H C O M P 3 によってレジスタ R E G 2 の出力デ ータ (水平同期信号パルス幅サイクル数HSW) との一致が検出される。コンパレータHCOMP 1 の出力は、インバータINVB3を介して前記 水平同期信号HSYNCを出力するフリップフロ ップHFFのセット端子Sに供給され、コンパレ ータHCOMP3の出力は前記フリップフロップ HFFのリセット端子Rに供給される。フリップ フロップHFFのセット条件はカウンタHCOU NTの出力が水平走査周期サイクル数HCに一致 して、コンパレータHCOMP1の出力がハイレ ベルのような一致レベルにされることである。即 ち前記コンパレータHCOMP1は、水平同期信

号 H S Y N C を アサート(ハイレベルからロウレベルへ変化)すべきメモリサイクルの検出を行う。また、フリップフロップHFFのリセット条件はカウンタHCOUNTの出力が水平同期信号パルス福サイクル数HSWに一致して、コンパレータHCOMP3の出力がハイレベルのような一致レベルにされることである。即ち前記コンパレータHCOMP3は、水平同期信号HSYNCをネゲート(ロウレベルからハイレベルへ変化)すべきメモリサイクルの検出を行う。尚、カウンタHCOUNTはコンパレータHCOMP1の一致出力によってリセットされ1水平走査毎に初期値に戻される。

前記カウンタ V C O U N T の出力は、コンパレータ V C O M P 1 によってレジスタ R E G 3 の出力データ(垂直走査ラスタ数 V C)との一致が検出されると共に、コンパレータ V C O M P 2 によってレジスタ R E G 4 の出力データ(垂直何期信号ネゲートラスタ数 V S P)との一致が検出される。コンパレータ V C O M P 1 の出力は、インバ

ータINVB1を介して前記垂直周期信号VSY NCを出力するフリップフロップVFFのリセッ ト端子Rと、インパータINVB2を介して前記 周期創御信号 EXVSYNCを出力するフリップ フロップEXVFFのリセット始子Rに供給され る。コンパレータVCOMP2の出力は、前記フ リップフロップVFFのセット端子Sと、前記フ リップフロップEXVFFのセット端子Sに供給 される。両フリップフロップVFF, EXVFF の必要なセット条件はカウンタVCOUNTの出 カが垂直周期信号ネゲートラスタ数VSPに一致 して、コンパレータVCOMP2の出力がハイレ ベルのような一致レベルにされることである。即 ち前記コンパレータVCOMP2は、垂直同期信 号VSYNC及び同期制御信号EXVSYNCを アサートすべきラスタの校出を行う。また、両フ リップフロップVFF,EXVFFの必要なりセ ット条件はカウンタVCOUNTの出力が垂直走 **売ラスタ数∨Cに一致して、コンパレータ∨CO** MPIの出力がハイレベルのような一致レベルに

されることである。即ち前記コンパレータVCOMP1は、垂直同期信号VSYNC及び同期制御信号EXVSYNCをネゲートすべきラスタの検出を行う。尚、カウンタVCOUNTは前記コンパレータHCOMP1の一致出力によって1ラスタ走弦毎にインクリメントされ、且つ、前記コンパレータVCOMP1の一致出力により1フレームの走弦毎にリセットされて初期値に戻される。

特開昭63-266486(6)

一致してコンパレータHCOMP2がハイレベルの一致出力を出力するタイミングで行われる。したがって、同期制御信号EXVSYNCは、垂直同期信号VSYNCに対して、前記スレーブ表示制御装置SDSPC固有の内部同期遅れに呼応する内部遅れサイクル数 n だけ怙時先にネゲートされる。

上記水平同期信号HSYNC、垂直同期信号VSYNC、及び同期制御信号EXVSYNCを形成する動作シーケンスを第4回に示すタイムチャートに基づいて説明する。

時刻t。乃至t,の1フレームの走査において、それに含まれる1ラスタの走査期間中(時刻t。乃至t。)、時刻t。にカウンタHCOUNTの計数値が水平走査周期サイクル数HCに一致してコンパレータHCOMP1から出力される一致態によってフリップフロップHFFがセット状態にされると、水平同期信号HSYNCがアサートされると共に、カウンタHCOUNTがリセットされて次のラスタ走査(時刻t。乃至t。)のための

COMP2から出力される一致信号がフリップフ ロップVFF及びEXVFFのセット端子Sに供 給された状態において、時刻t。にコンパレータ HCOMP2の出力がハイレベルのような一致レ ベルにされると、フリップフロップEXVFFが セット状態にされて、周期制御信号EXVSYN Cが垂直同期信号VSYNCよりもnメモリサイ クル先にアサートされる。そして、時刻 t。から nメモリサイクルが経過した時刻t。にコンパレ ータHCOMP1の出力がハイレベルのようなー 致レベルにされると、そのとき前記コンパレータ VCOMP2はハイレベルのような一致信号をフ リップフロップVFFのセット始子Sに供給維持 しているから、当該時刻は。に垂直周期倡号VS YNCが時刻t。からnメモリサイクルだけ遅れ てアサートされる。

更にカウンタVCOUNTの計数値が垂直走査 ラスタ数VCに一致してコンパレータVCOMP 1 から出力される一致信号がフリップフロップV FF及びEXVFFのリセット端子Rに供給され

メモリサイクル数を計数開始する。時刻t。にカ ウンタHCOUNTの計数値が水平同期信号パル ス幅サイクル数HSWに一致してコンパレータH COMP3から出力される一致出力によってフリ ップフロップHFFがリセット状態にされると、 水平同期信号HSYNCがネゲートされる。次い で、時刻tュにカウンタHCOUNTの計数値が レジスタREG5の出力データ(HC-n)にー 致するとコンパレータHCOMP2から出力され る一致出力がハイレベルとされる。そして、時刻 t。にカウンタHCOUNTの計数値が水平走査 周期サイクル数HCに一致してコンパレータHC OMPIから出力される一致出力によってフリッ プフロップHFFがセット状態にされると、水平 同期信号HSYNCがアサートされると共に、カ ウンタHCOUNTがリセットされて次のラスタ 走査のためのメモリサイクル数を計数開始する。 各ラスタ走査において上記動作が繰り返されるが、 カウンタVCOUNTの計数値が垂直周期信号ネ ゲートラスタ数VSPに一致してコンパレータV

た状態において、時刻t。にコンパレータHCOMP2の出力がハイレベルのような一致レベルにされると、フリップEXVFFがリセット状態にされることにより、同期制信号FXVFリサイクル先にネゲートされる。そして、時刻は、には別サイクルが経過した時刻は、には別ロップを対したのとき前記コンパピータレベルにされると、そのとき前記コンパピータレベルにされると、そのときうなータレベルにされると、そのときうなーシンプロップVFFのリセットの場合のサイクルのような呼吸に低時間である。当該時刻t、に無適時刻t、に無適時刻t、に無適時刻t、にからnメモリサイクル遅れてネゲートされる。

したがって、スレーブ表示制御装置SDSPCは固有の内部同期遅れに呼応したnメモリサイクルだけ先に内部で必要なタイミング設定やイニシャライズ動作を開始して、マスタ表示制御装置MDSPCとの完全同期化が可能とされる。

次に、上記同期制御信号ENVSYNCが入力。

特開昭63-266486(7)

されるスレーブ表示制御装配SDSPCの詳細な 一例を第2図に基づいて説明する。

スレーブ表示制御装置SDSPCは、前記マスタ 表示制御装置MDSPCと胸様に、表示アドレスや各種タイミング信号を形成する表示プロセッサDSPU、 画像非表示期間中にフレームバッファメモリFBMのためのリフレッシュアドレスを形成するリフレッシュアドレス 演算回路RF ひ、及び所定のアルゴリズムに従って原次描画アドレスを生成する描画プロセッサDRUが含まれている

マスタ表示制御装配MDSPCから供給される 同期制御信号EXVSYNCは入力パッファIB Fを介して所定時間Tibf(第5回参照)だけ 不所望に遅延されて被形切り出し回路EXPGE Nに供給される。被形切り出し回路EXPGEN は、入力パッファIBFを介して内部に取り込まれた同期制御信号EXVSYNCのロウレベルからハイレベルへの変化を検出して内部イニシャライズ信号EXRSTを形成する回路で、遅延回路

ひ、RFU、DRUにおいてフレームバッファメ モリFBMのメモリサイクルにされると共に、フ レームパッファのための各種アクセス制御信号形 成用とされ、更に、出力パッファOBF2を介し て外部回路制御用のステート信号MCYC1及び MCYC2とされる。尚、前記遅延回路DEL2 は、表示プロセッサDSPUなどへの動作に対し て、内部ステート信号IMCYCイニシャライズ が影響を与えないようにするためのタイミング調 號手段である。具体的には、システムクロック信 号CLKにおける1メモリサイクの内のランダム なサイクルで同期制御倡号EXVSYNCがネゲ ートされるため、少なくとも内部でメモリサイク ルとして定義される内部ステート信号IMCYC 信号の位相をマスタ表示制御装置MDSPCにお けるメモリサイクルに合わせるようにするための ものである。即ち、第5図の時刻tiに示される ようにイニシャライズ信号STINITのハイレ ベルからロウレベルへの変化タイミングがステー ト信号MCYC1の1サイクルの始点に呼応され

DEL1、インバータINV、及びアンドゲート回路ANDによって構成される。故形切り出しEXPGENから出力される内部イニシャライズ信号EXRSTは、入力バッファIBFを介して所定時間Tibfだけ不所望に遅延されて内部に取り込まれる阿期制御信号EXVSYNCのロウレベルからハイレベルへの変化に呼応して前記遅延回路DEL1で決定される遅延時間だけハイレベルに変化される。

この内部イニシャライズ信号EXRSTは、そのハイレルによって、前記表示プロ路RFU、及び前面プロセッサDRUの夫々にの出ことを及び前面がおいて、遅延回路DEL2の出ことを以下のおびばの出ことをは、近日の出て、近日の内部ステート信号IMCYCは、各部DSP

るように位相合わせされる。ステート信号MCYC2は、特に制限されないが、分局回路DIVの 構成によってステート信号MCYC1に対しその 1/4 周期遅延された位相を持つ信号として制御 される。

前記表示プロセッサDSPUは、水平垂直間期信号タイミング演算回路SYCU、表示位置タイミング演算回路DSPTMG、及び表示アドレス演算回路DADRUから構成されている。

前記水平垂直向期信号タイミング漁算回路SYCUは、当該スレープ表示制御装置SDSPCにおける水平同期信号SHSYNC及び垂直向期SVSYNC及び垂直向期SVSYNC及び垂直向期SVSYNC及び垂直向期SVSYNC及び垂直向期信号SHSYNC及び重直の路のSPTMGに対して基準タイミング 信号BTMGを供給する。水平垂直回期信号タイミング漁算回路SYCUに含まれる遅延回路DEL4は、表示位置タイミング漁算回路DADSPTMG、及び表示アドレス漁算回路DADRUにおける動作遅延を補償するタイミング調整手段であり、具体的には水平同期信号SHSY

特開昭63-266486(8)

NC及び垂直同期SVSYNCと、表示アドレス 液質回路DADRUによる表示アドレスの出力タイミングとを一致させるためのものである。尚、 水平同期信号SHSYNC及び垂直同期SVSY NCは、遅延回路DEL3及びDEL4を介して 出力バッファOBF3から外部に出力されているが、本実施例の表示システムにおいては、CRT ディスプレイDCRTの走査用同期信号とはされない。

前記表示位置タイミング液算回路DSPTMGは表示位置のタイミング液算を実行し、表示アドレス液算回路DADRUに表示アドレス液算指令ADREXを与える。表示アドレス液算回路DADRUは表示アドレスの液算を行って、その表示アドレス信号を出力バッファOBF1からフレームバッファメモリFBMに供給可能とする。

斯るスレーブ表示制御装置SDSPCにおいて、 それに供給される前記同期制御信号EXVSYN Cが第5図の時刻t。(第4図の時刻t。に対応す る時刻である)にネゲートされると、前記入力パ

御装置SDSPC固有の内部同期遅れ分だけ先にスレーブ表示制御装置SDSPCの動作開始が前記同期制御信号EXVSYNCによって指示されることにより、第6回にも示されるように、マスタ表示制御装置MDSPCから出力される同期信号SHSYNC、SVSYNOADRと、スレーブ表示制御装置SDSPCから出力される同期信号SHSYNC、SVSYNC及び表示アドレス信号DADRとが完全に同期化される。尚、第6回の時刻t。,t,は第4回のそれと対応する。

上記実施例によれば以下の作用効果を得るものである。

(1) スレーブ表示制御装配SDSPC固有の内部同期遅れに呼応する遅延時間Tdelは、マスタ表示制御装配MDSPCのレジスタREG6に設定されているメモリサイクル数mに呼応するものであるから、スレーブ表示制御装置SDSPCの動作開始が前記同期制御信号E

ッファIBFによる不所望な遅延時間Tibfと、 水平垂直周期信号タイミング演算回路SYCUに る菇準タイミング信号BTMG形成のための遅延 時間Tbtmgと、 表示位置タイミング演算回路 DSPTMGにおける演算遅延時間Tdsptm gと、表示アドレス演算回路DADRUにおける 時刻tiの表示アドレス演算基準タイミングから の演算遅延時間Tdadruと、出力バッファO BF1における出力遅延Tobf、とを経過した 後の時刻 t、(第4回における時刻 t、に呼応する 時刻)において、当該スレーブ表示制御装置SD SPCの水平同期信号SHSYNCがアサートさ れ、且つ、垂直同期信号SVSYNCがネゲート される。第5図の時刻t。からt,までの遅延時間 T d e l は当該スレーブ表示制御装置SDSPC 固有の内部周期遅れである。

この内部同期遅れに呼応する遅延時間Tdelは、マスタ表示制御装置MDSPCのレジスタREG6に設定されているメモリサイクル数 n に呼応するものである。したがって、スレーブ表示制

スVSYNCによって指示されることにより、マスタ表示制御装置 MDSPCから出力される同期信号HSYNC, VSYNC及び表示アドレスに BDADRと、スレーブ 表示制御装置 SDSPCから出力される同期信号 SHSYNC, SYSYNC及び表示アドレス信号 DADRとが完全を同期化される。即ち、スレーブ 表示制御装置 SDSPCは 関右の内部同期遅れに呼応した n メモリサイクルだけ 先に 内部で必要 なタイミング設定 やで と の 完全 同期化を 達成することができる。

- (2) 上記作用効果より、スレーブ表示制御装置 SDSPC固有の内部同期遅れを遅延補偿するような遅延手段を外付け回路として健別的に設ける 必要がなくなる。
- (3)上記作用効果(2)より、比較的大きな同期 遅れを遅延補低するために従来必要とされていた 外付け回路としての遅延手段が不必要になるので、 当該遅延手段を外付け回路として個別的に設ける

特開昭63-26648G(9)

手間が省けると共に、表示システムを構成する回 路規模の小型化、さらにはそれによってシステム の信頼性向上を選成することができる。

以上本発明者によってなされた発明を実施例に描づいて具体的に説明したが、本発明は上記実施例に限定されず、その要旨を逸脱しない範囲において種々変更することができる。

例えば、上記実施例ではマスタ表示制御装置の 重直同期信号のハイレベルの変化タイの関節にしてスレーブ表示制御装置固有の問期遅れ を増進する構成としたが、本表明御客を図りたが、本表明御客を図りたが、本表の側の内部ではなく、マスタを経過してもよいの内部ではないのできる構成にしてもよいが表示が関節に示されるのでは、第1回に示されるマイクログラマブルに設定できる。

更に、本発明を表示システムに適用する場合、

追徙動作が指示される外部装置固有の同期動作遅れに呼応して、内部装置の動作タイミングに対し 所定のタイミングをもって先に、その同期制御信号による追徙動作指示を外部装置に与えるようにしたから、固有の同期遅延を持つ外部装置に、その同期遅延に応じた先のタイミングをもって追徙助作指示が与えられることにより、当該外部装置を簡単且つ確実に内部装置に開期動作させることができる。

4. 図面の簡単な説明

第1図は本発明に係る同期制御装配の1実施例であるマスタ表示制御装置の1部を示すプロック図、

第2回はマスタ表示制御装置と同期動作される スレーブ表示制御装置を示すブロック図、

第3回はマスタ表示制御装置及びスレーブ表示 制御装置を含む表示システムの構成プロック図、

第4回は第1回のマスタ設示制御装置における 水平回期信号、垂直回期信号、及び同期制御信号 を形成するための動作シーケンスを示すタイムチ ディスプレイはCRTディスプレイに限定される ものではなく、按品ディスプレイでもよく、その 場合には、本発明の周期制御技術は液晶原動回路 に適用することができる。

以上の説明では、主として本発明者によってなされた発明をその背景となった利用分野である表示システムに適用した場合について説明したが、本発明はそれに限定されるものではなく、通信データの相互やりとりに際してのタイミング位相合わせなどの通信制御技術などにも適用することができる。本発明は、少なくとも複数の装配間で同期もしくは追従関係をもって動作させる条件のものに適用することができる

(発明の効果)

本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば以下の通りである。

すなわち、所望の外部装置を内部装置の動作に 追従動作させるための同期制御信号を出力する同 期制御装置であって、その同期制御信号によって

+ - h.


第5回は第2回のスレーブ表示制御装置固有の 内部周期遅れを説明するためのタイムチャート、

第6回はマスタ表示制御装置及びスレーブ表示 制御装図相互間の同期動作を説明するためのタイ ムチャートである。

特開昭63-266486 (10)


ップ、 n … 内部遅れサイクル数、HC…水平走査 歴期サイクル数、HSW…水平同期信号パルス幅 サイクル数、VC… 垂直走査ラスタ数、VSP… 垂直同期信号ネゲートラスタ数、DSPU… 表示 プロセッサ、RFU… リフレッシュアドレス演算 回路、DRU… 描画プロセッサ。

代理人 弁理士 玉村 萨世德拉




特開昭63-266486 (11)

第 2 図




第 3 図




特開昭63-266486 (12)


第 4 図




第 5 図



特開8863-266486 (13)





THIS PAGE BLANK (USPTO)

This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:
☐ BLACK BORDERS
☐ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
☐ FADED TEXT OR DRAWING
☐ BLURRED OR ILLEGIBLE TEXT OR DRAWING
☐ SKEWED/SLANTED IMAGES
☐ COLOR OR BLACK AND WHITE PHOTOGRAPHS
☐ GRAY SCALE DOCUMENTS
TINES OR MARKS ON ORIGINAL DOCUMENT
☐ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY
•

IMAGES ARE BEST AVAILABLE COPY.

☐ OTHER: _

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.

THIS PAGE BLANK (USPTO)